SJ 20954-2006 集成电路锁定试验
|
ID： |
BE437B1DE5DE49219314CF99F2F37F06 |
|
文件大小(MB)： |
0.61 |
|
页数： |
15 |
|
文件格式： |
|
|
日期： |
2024-7-28 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
中华人民共和国电子行业军用标准,FL 6130 SJ 20954—2006,集成电路锁定试验,Integrated circuits latch-up test,2006-08-07 发布2006-12-30 实施,中华人民共和国信息产业部 批准,SJ 20954—2006,刖 百,本标准由信息产业部电子第四研究所归口,本标准起草单位:信息产业部电子第四研究所”,本标准起草人:李馄、李燕荣,I,SJ 20954-2006,集成电路锁定试验,镐,L1目的,本标准规定了集成电路（IC）的电流锁定和过压锁定的试验方法,本标准的目的是建立测试IC锁定试验的方法,用来判断集成电路锁定特性并确定锁定的失效判据,锁定敏感性对于决定产品可靠性、最小无故障率（NTF）和过电应カ失效（EOS）非常重要〇,本试验方法适用于NMOS、CMOS、双极以及各种使用此类エ艺的产品.当器件被置于该试验方法,下出现锁定时,表明器件电性能失效,与器件特殊结构无关,L2分类,锁定试验按测试温度分类。锁定试验分类如下:,I类一在室温下进行的锁定试验ロ,II类一在器件最高工作温度下进行的锁定试验O,如果未规定分类,一般采用I类试验,注：高温时抗锁定的能力降低,在高温下工作的器件推荐使用!!类试验.,L3等级,按锁定试验中失效判据,失效等级分为:,A级一失效判据符合表員,B级一由生产商提供的特定失效判据.,2引用文件,下列文件中的有关条款通过引用而成为本标准的条款。凡注日期或版次的引用文件,其后的任何修,改单（不包括勘误的内容）或修订版本都不适用于本标准,但提倡使用本标准的各方探讨使用其最新版,本的可能性己凡不注日期或版次的引用文件,其最新版本适用于本标准,GB/T 17574半导体器件集成电路第2部分:数字集成电路,3术语和定义,3.1,冷却时间 coo I -down time,指连续的触发脉冲之间的时间,或切断电源电压至下个触发脉冲之间的时间（见图2、图3、图4和,表2） 〇,3.2,被测器件（DUT） device under test,被试验的器件,3.3,地GND,被测器件的公共地或零电位,注1:接地引脚不进行锁定试验,注2キ有时称接地引脚为VSS,1,SJ 20954—2006,3.4,输入引脚!nput pins,所有的地址、数据输入,基准（V憊）引脚及类似引脚.,3.5,输入/输出（双向）引脚 I/O （bi-directional） pins,工作时,可用作输入或输出或高阻态的器件引脚〇,3.6,电源电流（/supply） supply current,DUT按表1偏置时,每个电源电压引脚（组）中的总电源电流,3.7,电流试验（/-test） current test,在被测引脚施加的正、负电流脉冲,进行的锁定试验,3.8,锁定 I atch^up,由于过电应カ触发ア使寄生闸流管结构产生低阻通路状态。切断或中断触发条件后イ氐阻状态仍保持.,注1:该过电应カ可以是电压或电流浪涌,也可以是电流电压变化率过大工或任何能够引起寄生闸流管结构触发锁,定的异常条件.,注2：如果通过低阻通路的电流强度或/和持续时间得到充分的限制,锁定试验将不会损坏器件,3.9,逻辑高 logic-high,用于表示逻辑状态的两个逻辑电平范围中,较高正（较低负）电压电平.,注1:对于数字器件,最高的逻辑高电平电压用于锁定试验,注2:对于非数字器件,器件规范中规定的能够加到该引脚最高的工作电压用于锁定试验,3. 10,逻辑低logic-low,用于表示逻辑状态的两个逻辑电平范围中,较高负（较低正）电压电平中,注L对于数字器件,最低的逻辑低电平电压用于锁定试验,注2:对于非数字器件,器件规范中规定的能够加到该引脚最低的工作电压用于锁定试验0,3. 11,最大电源电压（應upply） maximum supply voltage,器件规范中规定的最大工作电压.,注わ该最大电压不是绝对最大电压,超过该绝对最大电压会造成器件永久的损坏.,注2:最大是指电源电压的绝对值,可以是正丒也可以是负.,3.12,“空”脚 "no Gonnecピ pin,无内部连接,只作为外部的接线,不影响器件功能的引脚,注:在进行锁定试验时,所有的“空”脚应悬空.,3.13,标称电源电流（/supply （ /non） ） nominal supply current,按第5章和表1规定的测试温度偏置DUT,对每个电源引脚（或组）的直流电源电流进行测试,3.14,输出引脚output pin,器件正常工作条件下,产生信号或电压完成正常功能的器件引脚,2,SJ 20954—2006,注:虽然在测试其他类型的引脚时输出引脚保持悬空,但也要经过锁定测试〇,3.15,预置引脚 preconditioned pin,控制向量加到DUT上后,使器件置于预定的状态或条件（输入、输出、高阻态等）的引脚中,3. 16,动态器件试验 testing of dynamic devices,在一种已知的稳态条件下,给器件提供最小时钟频率,进行锁定触发试验（见5.2.3规定的条件）,3. 17,测试条件 test condition,锁定试验时,DUT测试温度、电源电压、电流范围、电压范围、时钟频率、输入偏置电压以及预,置矢量, ， ",3.18 /,时序相关输入引脚timing-related input pin,为了使DUT正常工作所需要的类似于时钟晶体振荡器、电荷泵电路等的引脚,注:适用时,必要的时序信号由锁定试验设备、外部设备或外部组件提供,3J9 r,触发脉冲 trggier p……
……